

IEF, UMR 8622 CNRS/Université Paris Sud

SPINTEC, URA 2512 CNRS/CEA Grenoble

LETI/DIHS/LIMN, CEA Grenoble

LIRMM, UMR 5506 CNRS/Université Montpellier II

CMP, UMS 3040, Grenoble

CROCUS Technology SA, Grenoble

INESC MN

INESC Lisbonne (Portugal) [sous-traitant]



Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier

LIRMM

CROCUS Technology Blossoming future

OBJECTIFS:


→ explorer le potentiel des circuits hybrides CMOS/jonctions tunnels magnétiques pour les circuits logiques reprogrammables. **Avantages: non-volatilité, rapidité de commutation, intégration « Above IC »**

→ en particulier:

- développement de modèles « SPICE » pour simulation électriques
- architectures logiques basées sur nouvelles méthodes de commutation d'aimantation
- architectures logiques basées des interactions magnétiques (ex: paroi magnétique).
- la mise en place d'une filière magnétique 200mm post-process CMOS.

SP1 - Physique en amont des applications à la logique magnétique (SPINTEC)

Commutation thermiquement assistée de jonctions tunnel magnétiques (SPINTEC, CROCUS)




Principe: couche mémoire couplée à une couche antiferromagnétique (AFM)

Possibilité de coder plusieurs bits/cellule si la magnétorésistance tunnel est suffisante pour détecter plusieurs directions de l'aimantation de la couche douce

→ LOGIQUE MULTINIVEAUX




Technologie d'écriture: chauffage par impulsion de courant au dessus de la température de blocage de l'AFM → cellule mémoire TAS-DRAM



Nouveaux modes de commutation de l'aimantation

Commutation par « transfert de spin » de jonctions tunnel magnétiques (IEF, SPINTEC)




Cellule mémoire Spin-RAM

Principe: interaction d'échange entre le spin des électrons de conduction et l'aimantation

Commutation par déplacement d'une paroi de domaine induite par impulsion de courant (IEF, SPINTEC)

Principe: interaction entre électrons de conduction et parois de domaines magnétiques (transfert de spin, de quantité de mouvement)





« storage track » sequential memory

MRAM cell commuted by domain wall propagation



SP2 - Conception et architecture de circuits logiques magnétiques (IEF)

Principe de la logique programmable utilisant des mémoires: « Look up table » (LUT)



LUT « classique » utilisant des SRAM

LUT utilisant des cellules mémoires magnétiques (SPINTEC, LIRMM, IEF)






Bascule RS non volatile (IEF)

Modules SPICE de simulation d'une Spin-RAM (SPINTEC)

Comportement statique: calcul du courant critique

Comportement dynamique: équation LLG





SP3 - Réalisations technologiques (LIMN)

Circuits mixtes CMOS-magnétiques

- technologie « Above CMOS »
- base CMOS sous-traitée à un fondeur par le CMP

Cellules MRAM à écriture TAS ou STT

- dépôts de jonctions tunnel magnétiques à CROCUS (nouveau bâti) ou INESC Lisbonne
- nanofabrication magnétique au LIMN (technologie 200 mm)



Circuits à base de parois de domaines → nanofabrication à l'IEF (CTU IEF/MINERVE) ou au LIMN → dépôts à l'IEF (nouveau bâti)




SP5 - Caractérisation et test de circuits logiques magnétiques (LIRMM)

→ testeurs sous pointe: LIRMM (circuits FPGA), SPINTEC (cellules mémoire), IEF (propagation de parois)

→ dynamique sub-ns de l'aimantation (IEF, SPINTEC)

mesure en temps réel de l'écriture par transfert de spin d'une jonction tunnel [échantillon: J. Hayakawa, K. Ito (HITACHI Japan), H. Ohno, S. Ikeda (Tohoku University Sendai)]



SP4 - Mise en place de la filière CMP "magnétique" (CMP)

- mise en place de règles de dessin CMOS (fondeurs X ou Y) et magnétiques (LIMN, INESC Lisbonne)
- mise en place de la réalisation CMOS en « wafer multiprojets » chez le fondeur choisi

première réalisation (LIRMM, CMP, dans l'AC CALOMAG): circuit tests où les cellules mémoires non volatiles sont simulées par des circuits CMOS

en cours: FPGA magnétique (LIRMM-CMP-INESC) prévu pour Déc. 2007

